|
搜索
搜 索
高等教育領(lǐng)域數(shù)字化綜合服務(wù)平臺
基于 FPGA 和多核 DSP 的圖像傳輸及處理系統(tǒng)
本發(fā)明公開了一種基于 FPGA 和多核 DSP 的圖像傳輸及處理系統(tǒng)，包括 PC、PCI 橋、雙通道切換開關(guān)、FPGA、多核 DSP、晶振、電源以及兩存儲器；PC 通過 PCI 橋連接 FPGA，F(xiàn)PGA 連接雙通道切換開關(guān)，雙通道切換開關(guān)連接兩存儲器和 DSP，DSP 通過 HPI 接口連接 FPGA，電源分別連決 FPGA 和 DSP；PC 將圖像數(shù)據(jù)通過 PCI 橋傳送到 FPGA，F(xiàn)PGA 對圖像數(shù)據(jù)進行 FIFO 緩存。本發(fā)明通過乒乓的方式將連續(xù)圖像數(shù)據(jù)在兩存儲器之間輪番交替存儲并交替送至
華中科技大學
2021-04-14
一種基于 FPGA 實現(xiàn)光纖高速實時通信的裝置
本發(fā)明公開了一種基于 FPGA 實現(xiàn)光纖高速實時通信的裝置， 包括應(yīng)用層、傳輸層和物理層，傳輸層包括由發(fā)送端和接收端構(gòu)成的 FPGA 內(nèi)核控制模塊，發(fā)送端包括接收并緩存應(yīng)用層數(shù)據(jù)的第一存儲模塊、根據(jù)應(yīng)用層同步周期完成數(shù)據(jù)成幀發(fā)送的發(fā)送端控制器和對數(shù) 據(jù)編碼并發(fā)送至物理層的編碼模塊;接收端包括從物理層接收數(shù)據(jù)并 解碼的解碼模塊、完成數(shù)據(jù)解幀接收并將從物理層接收的 10 位串行數(shù) 據(jù)流中恢復(fù)出的時鐘作為接收端工作時鐘，通過同步字符中間對齊方 式
華中科技大學
2021-04-14
一種基于 FPGA 的多功能電子鐘系統(tǒng)
本實用新型涉及了一種電子鐘系統(tǒng)，尤其是涉及一種基于 FPGA 的多功能電子鐘系統(tǒng)。該系統(tǒng)以 FPGA 為平臺進行電路的設(shè)計與實施，實施電路主要包含了數(shù)字鐘、LCD 顯示、音頻、鬧鐘、整點報時、 校準模塊。設(shè)計實現(xiàn)了電子鐘的秒、分、時、周、日、月、年、節(jié)日的計數(shù)顯示，校準功能，鬧鐘功能， 整點報時功能且可根據(jù)白天和夜晚改變音量，白天音量較高，提醒明顯，晚上音量較低，避免打擾休息， 功能豐富，人性化，便利了人們的生活。
武漢大學
2021-04-14
一種基于 FPGA 控制的數(shù)據(jù)采集方法及裝置
本發(fā)明公開了一種基于 FPGA 控制的數(shù)據(jù)采集方法和裝置。方 法包括以下主要步驟：S1 上位機通過 USB 將命令下傳給 FPGA 芯片； S2 解析接收到的命令，判斷是電磁超聲檢測還是漏磁檢測；S3 若為電 磁超聲檢測，則 2-1MUX 模塊選通 A 輸入，脈沖發(fā)生模塊產(chǎn)生激勵信 號，進行電磁超聲檢測以及數(shù)據(jù)采集；若為漏磁檢測，則 2-1MUX 模 塊選通 B 輸入，進行漏磁檢測和數(shù)據(jù)采集。本發(fā)明還公開了實現(xiàn)上述 數(shù)據(jù)采集的裝置。本發(fā)明方法成功實現(xiàn)將漏磁與電磁超聲兩種檢測結(jié) 合在一起，以 FPGA
華中科技大學
2021-04-14
一種基于 FPGA 的 POWERLINK 從站幀緩存管理系統(tǒng)
本發(fā)明公開了一種基于 FPGA 的 POWERLINK 從站幀緩存管理 系統(tǒng)，在 FPGA 內(nèi)部實現(xiàn)數(shù)據(jù)數(shù)據(jù)幀類型檢測模塊、數(shù)據(jù)數(shù)據(jù)幀緩存 管理模塊，使用 FPGA 內(nèi)部塊 RAM 作為幀緩存區(qū)，在數(shù)據(jù)幀接收過 程中由數(shù)據(jù)幀類型檢測模塊對幀類型進行識別，并將結(jié)果傳遞給緩存 管理模塊，緩存管理模塊動態(tài)安排存儲結(jié)構(gòu)，使不同類型的幀存放在 RAM 中的不同區(qū)域，互不干擾。本發(fā)明通過對存儲
華中科技大學
2021-04-14
XILINX 3S250E SPARTAN-3E FPGA實驗箱
XILINX 3S250E SPARTAN-3E FPGA教學實驗箱以XILINX SPARTAN-3E FPGA為主處理器，配以存儲器、ADC/DAC、RS232/RS422/IC/SPI/PS2等串行通信總線、LCD/LED/數(shù)碼管/VGA接口等顯示設(shè)備以及音頻/蜂鳴器/日歷/溫度/紅外等電路。同時，設(shè)備配備了EMOD擴展接口，增加了實驗的多樣性與創(chuàng)新性。
上海皮賽電子有限公司
2021-02-01
XILINX 3S500E SPARTAN-3E FPGA學習板
上海皮賽電子有限公司生成XILINX 3S500E SPARTAN-3E FPGA學習板。
上海皮賽電子有限公司
2021-02-01
基于 uC/OS-II和 ARM的微機保護裝置的精確定時研究
在 uC/OS-II 操作系統(tǒng)用于微機保護裝置中，不可避免地要遇到一個問題，為了保證微 機保護裝置交流量計算的準確，要保證交流電量的 AD 采樣中斷間隔的精確。 解決方案 ARM 芯片具有兩種中斷類型，IRQ 中斷和 FIQ 快中斷。快中斷是為支持數(shù)據(jù)傳輸或快速 數(shù)據(jù)通道而設(shè)計的，為快速處理快中斷。選擇 NXP（原 Philips）公司的 ARM 芯片 LPC2292 作為微機保護測控裝置的 CPU，它主要具有以下特點： 為有利于驗證測試結(jié)果，利用 LPC2292 的 PWM 脈寬調(diào)制器，它具有一個帶可編程 32 位 預(yù)分頻器的 32 位定時器/計數(shù)器，并支持雙邊沿控制的 PWM 輸出，而 PWM 定時中斷產(chǎn)生而引 發(fā)的 PWM 輸出不用 CPU 干預(yù)，電平翻轉(zhuǎn)時間精確，可以利用該信號作為 AD 采樣間隔的測試信號。 結(jié)論 使用 ARM 芯片、uC/OS-II 操作系統(tǒng)來實現(xiàn)微機保護測控裝置的可能性，針對使用操作 系統(tǒng)會帶來 AD 采樣間隔時間不準的問題，給出了實現(xiàn)方案和驗證結(jié)果。本方案對微機保護 裝置上交流量的測量精度取得很好的結(jié)果。
南京工程學院
2021-04-13
西安智多晶微電子有限公司研發(fā)高端FPGA設(shè)計制造技術(shù)
西安智多晶微電子有限公司，成立于2012年，總部位于西安，北京設(shè)立有EDA軟件研究中心。創(chuàng)始團隊擁有三十多年豐富的FPGA設(shè)計制造經(jīng)驗，曾就職于海外該領(lǐng)域領(lǐng)先企業(yè)，并擔任多個專業(yè)方向技術(shù)帶頭人。核心團隊來自于國內(nèi)各知名院校和優(yōu)秀的FPGA研發(fā)團隊，是國內(nèi)目前集硬軟件設(shè)計、生產(chǎn)、銷售最具競爭力的高科技企業(yè)。公司專注可編程邏輯電路器件技術(shù)的研發(fā)，并為系統(tǒng)制造商提供高集成度、高性價比的可編程邏輯器件、可編程邏輯器件IP核、相關(guān)軟件設(shè)計工具以及系統(tǒng)解決方案。賦能產(chǎn)業(yè)，“芯”系未來，是智多晶的奮斗愿景，團隊致力于在LED驅(qū)動、視頻監(jiān)控、圖像處理、工業(yè)控制、4G/5G通信網(wǎng)絡(luò)、數(shù)據(jù)中心等各行業(yè)應(yīng)用充分發(fā)揮FPGA的方案優(yōu)勢，以市場和客戶為導(dǎo)向，幫助合作伙伴提升其核心競爭力。公司目前已實現(xiàn)55nm、40nm工藝中密度FPGA的量產(chǎn)，并針對性推出了內(nèi)嵌Flash、SDRAM等集成化方案產(chǎn)品，截至2018年已批量發(fā)貨2KK片。通過嚴謹科學的設(shè)計，360度圍繞客戶的技術(shù)支持及服務(wù)，以及貫穿全流程的高標準測試管理，我們正在為更多的行業(yè)合作伙伴提供最符合需求的高性價比FPGA整體解決方案。點擊上方按鈕聯(lián)系科轉(zhuǎn)云平臺進行溝通對接！
清華大學
2021-04-10
一種基于 FPGA 的凹版印刷機套印誤差檢測方法
本發(fā)明公開了一種基于 FPGA 的凹版印刷機套印誤差檢測方法，包括：（1）兩光電眼檢測到色標后的脈沖信號作為檢測脈沖；（2）編碼器的 A、B 脈沖作為參考脈沖并作為編碼器脈沖計數(shù)器的時鐘信號；以 FPGA 中高頻時鐘作為系統(tǒng)時鐘計數(shù)器的時鐘信號；根據(jù)檢測脈沖所對應(yīng)的編碼器脈沖計數(shù)器值、系統(tǒng)時鐘計數(shù)器值、以及兩個檢測脈沖各自對應(yīng)的參考脈沖的相鄰兩脈沖分別對應(yīng)的系統(tǒng)時鐘計數(shù)值，確定兩光電眼的實際位置值；（3）根據(jù)實際位置值確定兩光電眼時間間隔內(nèi)的脈沖數(shù)，脈沖數(shù)與脈沖當量的乘積，即為該色套印偏差值。本發(fā)明
華中科技大學
2021-01-12